

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 11-008261

(43)Date of publication of application : 12.01.1999

(51)Int.Cl. H01L 21/60
H01L 23/12
// H05K 3/40

(21)Application number : 09-157190

(71)Applicant : MATSUSHITA ELECTRIC WORKS LTD

(22)Date of filing : 13.06.1997


(72)Inventor : HIRATA ISAO
MORIOKA KAZUNOBU
IKETANI SHINICHI

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor device in which the cutting yield of a through-hole is satisfactory, even when the plate thickness of a mother base material is thick, or even when a pitch between through-holes is narrow.

SOLUTION: A device is provided with plural through-holes 20 formed by digging elliptical holes on a mother base material 22. A plating processing is conducted to the through-holes 20, and the mother base material 22 is cut along a line crossing the short diameter side of each through-hole 20. Thus, it is possible to obtain a semiconductor device A provided with an outer lead 10, formed when the through-hole 20 is cut at the edge part of a substrate 1. The area of an electrode formed by plating inside the through-hole 20 is increased. Even if the mother base material 22 is distorted at the time of cutting the mother base material 22, tearing off and peeling of the plating of the cut part of the through-hole 20 is made difficult to occur.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision
of rejection]

[Date of requesting appeal against examiner's
decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平11-8261

(43) 公開日 平成11年(1999) 1月12日

| | | | |
|---------------------------|-------|---------------|---------|
| (51) Int.Cl. ⁸ | 識別記号 | F I | |
| H 0 1 L 21/60 | 3 0 1 | H 0 1 L 21/60 | 3 0 1 A |
| 23/12 | | H 0 5 K 3/40 | D |
| // H 0 5 K 3/40 | | H 0 1 L 23/12 | K |

審査請求 未請求 請求項の数 3 O L (全 6 頁)

| | | | |
|-----------|------------------|----------|---|
| (21) 出願番号 | 特願平9-157190 | (71) 出願人 | 000005832 松下電工株式会社 大阪府門真市大字門真1048番地 |
| (22) 出願日 | 平成9年(1997) 6月13日 | (72) 発明者 | 平田 勲夫 大阪府門真市大字門真1048番地松下電工株式会社社内 |
| | | (72) 発明者 | 盛岡 一信 大阪府門真市大字門真1048番地松下電工株式会社社内 |
| | | (72) 発明者 | 池谷 晋一 大阪府門真市大字門真1048番地松下電工株式会社社内 |
| | | (74) 代理人 | 弁理士 西川 恵清 (外1名) |


(54) 【発明の名称】 半導体装置の製造方法

(57) 【要約】

【課題】 母基材の板厚が厚い場合であっても、あるいはスルーホール間のピッチが狭い場合であっても、スルーホールの切断歩留りが良好な半導体装置の製造方法を提供する

【解決手段】 母基材22に長円形の孔を穿設することによって形成されるスルーホール20を複数設ける。該スルーホール20にめっき処理した後、各スルーホール20の短径側を横切る線に沿って母基材22を切断する。しかし基板1の端部にスルーホール22が切断されることによって形成されるアウターリード10を設けた半導体装置Aを得る。スルーホール20の内面にメッキによって形成される電極の面積が大きくなり、母基材22の切断時に母基材22が歪んでも、スルーホール20の切断部分のメッキのめくれやはがれが発生し難くなる。

A 半導体装置
1 基板
10 アウターリード
20 スルーホール
22 母基材



1

【特許請求の範囲】

【請求項1】 母基材に長円形の孔を穿設することによって形成されるスルーホールを複数設け、該スルーホールにめっき処理した後、各スルーホールの短径側を横切る線に沿って母基材を切断することによって、基板の端部にスルーホールが切断されることによって形成されるアウターリードを設けた半導体装置を得ることを特徴とする、半導体装置の製造方法。

【請求項2】 母基材に二つの丸孔を穿設位置をずらして一部重なるように穿設することによって形成されるスルーホールを複数設け、該スルーホールにめっき処理した後、各スルーホールの二つの丸孔の重なり位置を横切る線に沿って母基材を切断することによって、基板の端部にスルーホールが切断されることによって形成されるアウターリードを設けた半導体装置を得ることを特徴とする、半導体装置の製造方法。

【請求項3】 二つの丸孔を、各中心間の距離が丸孔の直径の $1/2 \sim 1/4$ の間になるように母基材に穿設することによってスルーホールを形成することを特徴とする請求項2に記載の半導体装置の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、母基材を複数のスルーホールを横切る線に沿って切断することによって、基板の端部にスルーホール切断され形成されるアウターリードを設ける半導体装置の製造方法に関するものである。

【0002】

【従来の技術】QFN等のリードレスの半導体装置を作製するにあたり、半導体装置の基板の端部に半円凹部として形成されるアウターリードを設けるために、従来から母基材にスルーホールを複数個穿設し、該スルーホールをメッキ処理した後スルーホールを横切る線に沿って母基材を切断することによって、半導体装置の基板を母基材から切り出すと共に、基板の端部にスルーホールが切断されることによって形成される半円凹部のアウターリードを設ける、という手法が行われている。

【0003】

【発明が解決しようとする課題】しかし、母基材を切断する際は母基材にかけられる切断荷重のために母基材に歪みが生じ、そのため母基材の板厚が厚くなる程、またはスルーホール間のピッチが狭くなる程、スルーホールを横切る線に沿って母基材を切断する際に、スルーホールの切断部分のメッキのめくれやはがれの発生率が大きくなり、スルーホールの切断歩留りが著しく悪くなるものであった。

【0004】本発明は上記の点に鑑みてなされたものであり、母基材の板厚が厚い場合であっても、あるいはスルーホール間のピッチが狭い場合であっても、スルーホールの切断歩留りが良好な半導体装置の製造方法を提供

2

することを目的とするものである。

【0005】

【課題を解決するための手段】本発明の請求項1に記載の半導体装置Aの製造方法は、母基材22に長円形の孔を穿設することによって形成されるスルーホール20を複数設け、該スルーホール20にめっき処理した後、各スルーホール20の短径側を横切る線に沿って母基材22を切断することによって、基板1の端部にスルーホール20が切断されることによって形成されるアウターリード10を設けた半導体装置Aを得ることを特徴とするものである。

【0006】また本発明の請求項2に記載の半導体装置Aの製造方法は、母基材22に二つの丸孔21aを穿設位置をずらして一部重なるように穿設することによって形成されるスルーホール21を複数設け、該スルーホール21にめっき処理した後、各スルーホール21の二つの丸孔21aの重なり位置を横切る線に沿って母基材22を切断することによって、基板1の端部にスルーホール21が切断されることによって形成されるアウターリード10を設けた半導体装置Aを得ることを特徴とするものである。

【0007】また本発明の請求項3に記載の半導体装置Aの製造方法は、請求項2の構成に加えて、二つの丸孔21aを、各中心間の距離が丸孔21aの直径の $1/2 \sim 1/4$ の間になるように母基材22に穿設することによってスルーホール21を形成することを特徴とするものである。

【0008】

【発明の実施の形態】以下、本発明の実施の形態を説明する。先ず、図4に示すような一般的なQFNの半導体装置Aの製造方法について説明する。先ず、半導体装置Aの基板1を切り出すための母基材22を用意する。半導体装置Aの基板1はこの母基材22から方形に複数枚切り出されるものである。この母基材22に、基板1を切り出す際の方形の切断線に沿ってほぼ等間隔にスルーホールを複数穿設し、このスルーホールに水洗処理及びデスミア処理を施し、該スルーホールの内面、及び母基材22の上部及び下部のスルーホールの穿設位置の周辺部分に銅メッキ、ニッケルメッキ、及び金メッキ処理を施す。このように形成したメッキ部分は、スルーホールの内面の部分のものが側部電極7、基板1上部におけるスルーホールの穿設位置の周辺部分のものが上部電極2、基板1下部におけるスルーホールの穿設位置の周辺部分のものが下部電極8となり、それぞれがアウターリード10の構成要素となるものである。

【0009】そして、スルーホールを横切る線に沿って母基材22に、金型打抜き等による切断や、ルーター等による外形加工を行うことによって、半導体装置Aの基板1を母基材22から切り出すと共に、基板1の端部にスルーホールが切断されることによって形成されるアウ

3

ターリード10を設ける。このアウターリード10はスルーホールの内面部分に形成される側部電極7、基板1上部におけるスルーホールの穿設位置の周辺部分に形成される上部電極2、及び基板1下部におけるスルーホールの穿設位置の周辺部分に形成される下部電極8から構成されるものである。

【0010】なお、母基材22における、基板1が切り出される部分には、アウターリード10が形成される部分を含む基材1の周縁部分を残して、ダム3の形成による方形の囲いを設けるか、あるいは方形に座ぐり加工し、母基材22上のダム3で囲った部分の内側、あるいは座ぐり加工した内部には、半導体チップ4を搭載するための方形のチップ搭載部12を、ダム3で囲った部分あるいは座ぐり加工した部分の周縁を残して、ダム3で囲った部分あるいは座ぐり加工した部分よりもやや小さい大きさに形成しておくものである。

【0011】また、母基材22には、各上部電極2に接続され、各上部電極2からチップ搭載部12を形成する部分の周辺まで延びる放射状の回路11を形成し、必要であればソルダーレジスト印刷、金メッキ処理を行っておくものである。また半導体チップ4の搭載は、半導体チップ4をチップ搭載部12に載置し、ワイヤボンディング方式を用いて半導体チップ4の電極5と回路11とを金属細線6で接続した後、封止樹脂9をダム3で囲った部分または座ぐり加工した部分に注入して樹脂成形することによって行うものである。

【0012】上記の半導体装置Aの製造工程のうち、スルーホールの穿設加工においては、従来は母基材22の所定の位置に丸孔を穿設していたものであるが、母基材22を切断する際に母基材22にかけられる切断荷重のために母基材22に歪みが生じるものであり、その歪みは母基材22の板厚が厚くなる程、またはスルーホール間のピッチが狭くなる程大きくなる。スルーホールをこのように丸孔として形成している場合には、母基材22の板厚がある程度以上厚い場合、またはスルーホール間のピッチがある程度以上狭い場合は、この歪みの発生のために、スルーホールを横切る線に沿って母基材22を切断する際の、スルーホールの切断部分のメッキのめくれやはがれの発生率が大きくなり、そのためスルーホールの切断歩留りが著しく悪くなるものであった。

【0013】そこで請求項1の発明では、図1(a)及び(b)に示すように、半導体装置Aの基板1を方形に複数切り出すための母基材22にスルーホール20を穿設する際には、長円形のスルーホール20を、その長円の長径が切断線13と垂直になるように、切断線13に沿ってほぼ等間隔に穿設し、該スルーホール20の内面、及び母基材22の上部及び下部のスルーホール20の穿設位置の周辺部分に銅メッキ、ニッケルメッキ、及び金メッキ処理を施す。

【0014】そして母基材22から基材1を切り出す際

4

には、各スルーホール20の短径側を横切る切断線13に沿って母基材22に、金型打抜き等による切断や、ルーター等による外形加工を行うことによって、半導体装置Aの基板1を母基材22から切り出すと共に、基板1の端部にスルーホールが切断されることによって形成されるアウターリード10を設ける。この際、アウターリード10は、上記メッキ部分が形成する、スルーホール20の内面部分に形成される側部電極7、基板1上部におけるスルーホールの穿設位置の周辺部分に形成される上部電極2、及び基板1下部におけるスルーホールの穿設位置の周辺部分に形成される下部電極8から構成されるものである。この場合、長円形のスルーホール20を切断して形成されるアウターリード10の側部電極7の面積は図3(a)に示すように、丸孔のスルーホールを切断して形成される図4に示す従来のアウターリード10の側部電極7の面積と比較して大きくなっているものである。このように、側部電極7の面積は、丸孔を穿設してスルーホールを設けた場合に形成される側部電極7の面積と比較して大きくすることができ、そのためスルーホール20を短径方向に横切る切断線13に沿って母基材22を切断する際、母基材22の板厚がある程度以上厚い場合、またはスルーホール20間のピッチがある程度以上狭い場合であっても、母基材22の歪みのためにスルーホール20の切断部分のメッキのめくれやはがれが起り難くなり、そのためスルーホール20の切断歩留りを向上することができるものである。

【0015】なお、側部電極7の面積を充分広くとるために、この母基材22から基材1を切り出す切断線13は、長円形のスルーホール20の長径上における、この長径の一端部からの長さが、長径の $1/5 \sim 4/5$ の範囲内を通るようにするのが好ましい。また、母基材22にスルーホール20を穿設する際には、図1(a)のように楕円形孔にスルーホール20を形成する他に、図1(b)に示すもののよう、小判形孔にスルーホール20を形成してもよいものである。

【0016】なお、母基材22における、基板1が切り出される部分には、アウターリード10が形成される部分を含む基材1の周縁部分を残して、ダム3の形成による方形の囲いを設けるかあるいは方形に座ぐり加工し、母基材22上のダム3で囲った部分の内側、あるいは座ぐり加工した内部には、半導体チップ4を搭載するための方形のチップ搭載部12を、ダム3で囲った部分あるいは座ぐり加工した部分の周縁を残して、ダム3で囲った部分あるいは座ぐり加工した部分よりもやや小さい大きさに形成しておくものである。

【0017】また、母基材22には、各上部電極2に接続され、各上部電極2からチップ搭載部12を形成する部分の周辺まで延びる放射状の回路11を形成し、必要であればソルダーレジスト印刷、金メッキ処理を行っておくものである。また、半導体チップ4の搭載は、半導

5

体チップ4をチップ搭載部12に載置し、ワイヤボンディング方式を用いて半導体チップ4の電極5と回路11とを金属細線6で接続した後、封止樹脂9をダム3で囲った部分または座ぐり加工した部分に注入して樹脂成形することによって行うものである。

【0018】また、請求項2の発明では、図2(a)及び(b)に示すように、半導体装置Aの基板1を方形に複数切り出すための母基材22にスルーホール21を穿設する際には、二つの丸孔21aを、その穿設位置を切断線13に対して垂直方向にずらして一部重なるように穿設することによって形成されるスルーホール21を、切断線13に沿ってほぼ等間隔に複数設け、該スルーホール21の内面、及び母基材22の上部及び下部のスルーホール21の穿設位置の周辺部分に銅メッキ、ニッケルメッキ、及び金メッキ処理を施す。

【0019】そして母基材22から基材1を切り出す際には、各スルーホール21の二つの丸孔21aの重なり位置を切断線13に沿って、母基材22に、金型打抜き等による切断や、ルーター等による外形加工を行うことによって、半導体装置Aの基板1を母基材22から切り出すと共に、基板1の端部にスルーホール21が切断されることによって形成されるアウターリード10を設ける。この際、アウターリード10は、上記メッキ部分が形成する、スルーホール21の内面部分にメッキが施されて形成される側部電極7、基板1上部におけるスルーホール21の穿設位置の周辺部分にメッキが施されて形成される上部電極2、及び基板1下部におけるスルーホール21の穿設位置の周辺部分にメッキが施されて形成される下部電極8から構成されるものである。この場合、二つの丸孔21aの重なり位置でスルーホール21を切断して形成されたアウターリード10の側部電極7の面積は図3(b)に示すように、丸孔のスルーホールの中心を切断して形成される図4に示すアウターリード10の側部電極7の面積と比較して大きくなっているものである。このように側部電極7の面積は、丸孔を穿設してスルーホールを設けた場合に形成される側部電極7の面積と比較して大きくすることができ、そのためスルーホール21の丸孔の重なり部分を横切る切断線13に沿って母基材22を切断する際、母基材22の板厚がある程度以上厚い場合、またはスルーホール21間のピッチがある程度以上狭い場合であっても、母基材22の歪みのためにスルーホール21の切断部分のメッキのめくれやはがれが起り難くなり、そのためスルーホール21の切断歩留りを向上することができるものである。

【0020】なお、スルーホール21を設ける際、穿設する二つの丸孔21aの各中心間の距離が狭過ぎると、形成される側部電極7の面積を充分広くすることができず、また穿設する二つの丸孔21aの各中心間の距離が広過ぎると基板1の端部における側部電極7の開口部の幅が狭くなり、側部電極7を外部の回路と接続すること

6

が困難になるため、二つの丸孔21aの各中心間の距離は丸孔21aの直径の $1/2 \sim 1/4$ の間になるように穿設するのが好ましい。

【0021】なお、母基材22における、基板1が切り出される部分には、アウターリード10が形成される部分を含む基材1の周縁部分を残して、ダム3の形成による方形の囲いを設けるかあるいは方形に座ぐり加工し、母基材22上のダム3で囲った部分の内側、あるいは座ぐり加工した内部には、半導体チップ4を搭載するための方形のチップ搭載部12を、ダム3で囲った部分あるいは座ぐり加工した部分の周縁を残して、ダム3で囲った部分あるいは座ぐり加工した部分よりもやや小さい大きさに形成しておくものである。

【0022】また、母基材22には、各上部電極2に接続され、各上部電極2からチップ搭載部12を形成する部分の周辺まで延びる放射状の回路11を形成し、必要であればソルダーレジスト印刷、金メッキ処理を行っておくものである。また、半導体チップ4の搭載は、半導体チップ4をチップ搭載部に載置し、ワイヤボンディング方式を用いて半導体チップ4の電極5と回路11とを金属細線6で接続した後、封止樹脂9をダム3で囲った部分または座ぐり加工した部分に注入して樹脂成形することによって行うものである。

【0023】

【発明の効果】上記のように本発明の請求項1に記載の半導体装置の製造方法は、母基材に長円形の孔を穿設することによって形成されるスルーホールを複数設け、該スルーホールにめっき処理した後、各スルーホールの短径側を横切る線に沿って母基材を切断することによって、基板の端部にスルーホールが切断されることによって形成されるアウターリードを設けるようにしたので、スルーホールの内面にメッキによって形成される電極の面積が大きくなり、母基材の板厚が厚い場合、あるいはスルーホール間のピッチが狭い場合に、母基材の切断時に母基材が歪んでも、スルーホールの切断部分のメッキのめくれやはがれが発生し難くなり、その結果スルーホールの切断歩留りを向上することができるものである。

【0024】また本発明の請求項2に記載の半導体装置の製造方法は、母基材に二つの丸孔を穿設位置をずらして一部重なるように穿設することによって形成されるスルーホールを複数設け、該スルーホールにメッキ処理した後、各スルーホールの二つの丸孔の重なり位置を横切る線に沿って母基材を切断することによって、基板の端部にスルーホールが切断されることによって形成されるアウターリードを設けたため、スルーホールの内面にメッキによって形成される電極の面積が大きくなり、母基材の板厚が厚い場合、あるいはスルーホール間のピッチが狭い場合に、母基材の切断時に母基材が歪んでも、スルーホールの切断部分のメッキのめくれやはがれが発生し難くなり、その結果スルーホールの切断歩留りを向上

することができるものである。

【0025】また本発明の請求項3に記載の発明は、請求項2の半導体装置の製造方法において、二つの丸孔を、各中心間の距離が丸孔の直径の $1/2 \sim 1/4$ の間になるように母基材に穿設することによってスルーホールを形成するため、スルーホールの内面の面積を充分広くすることができ、母基材の板厚が厚い場合、あるいはスルーホール間のピッチが狭い場合に、母基材の切断時に母基材が歪んでも、スルーホールの切断部分のメッキのめくれやはがれが発生し難くなり、その結果スルーホールの切断歩留りを向上することができると共に、基板に、スルーホールの内面にメッキによって形成される電極の、基板の端部における開口部の幅を充分広くとることができ、スルーホールの内面に形成される電極を外部の回路と接続することを容易にすることができるものである。

【図面の簡単な説明】

*

*【図1】(a)及び(b)は、本発明の実施の形態の一例を示す平面図である。

【図2】(a)及び(b)は、本発明の実施の形態の他の例を示すものであり、(a)は平面図、(b)は口部分の拡大図である。

【図3】(a)及び(b)は、本発明の実施の形態の一例の一部の平面図である。

【図4】従来の半導体装置の一例を示すものであり、(a)は平面図、(b)はイーイ断面図である。

【符号の説明】

A 半導体装置

1 基板


10 アウターリード

20、21 スルーホール


21a 丸孔

22 母基材


【図1】



【図2】



【図3】



【図4】

